



(11)Publication number :

04-004677

(43)Date of publication of application: 09.01.1992

(51)Int.CI.

HO4N 5/21

(21)Application number: 02-106759

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

23.04.1990 (72)Inven


(72)Inventor: NAKAJIMA YUKIKO

(54) NOISE REDUCTION DEVICE

(57)Abstract:

PURPOSE: To realize a noise reduction device with less deterioration in the afterimage characteristic and large S/N improvement effect by selecting an optimum characteristic of nonlinear processing type implemented to each signal component whose characteristic is extracted.

CONSTITUTION: An output level proportional to an input level with a proportion constant i(i>0) is outputted from the title device up to a prescribed input level, almost a prescribed value A or an output proportional to an input signal with a proportion constant c (i>|c|>0) is outputted with respect to an input level being a reference level (a) or below, and almost a prescribed value B or an output proportional to an input signal with a proportion constant d(i>|d|>0) is outputted with respect to an input level being a reference level (b) or over. Thus, fog of edges due to after-image is eliminated and no noise flicker is caused at the edge.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

900423	9	0	0	4	2	3
--------	---	---	---	---	---	---

Applic (No, Kind, Date): US 690252 A 910423 National Class: * 358105000; 358167000

IPC: * H04N-005/21

Derwent WPI Acc No: * G 92-060340; G 92-060341 JAPIO Reference No: * 160150E000025 Language of Document: English

UN:

Lar	iguage of l	Docume	nt: Eng	jlish
NITED	STATES OF	AMERI	CA (US)	
Lega]	. Status (1	No, Typ	e,Date,	Code, Text):
ับร	5 5247354	P	900423	US AA PRIORITY (PATENT)
				JP 90106758 A 900423
US	5247354	P	900423	US AA PRIORITY (PATENT)
				JP 90106759 A 900423
US	5247354	P	910423	US AE APPLICATION DATA (PATENT)
				(APPL. DATA (PATENT))
				US 690252 A 910423
US-	5247354	P	910604	US AS02 ASSIGNMENT OF ASSIGNOR'S
				INTEREST
				MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
				1006, OAZA KADOMA, KADOMA-SHI, OSAKA-FU;
				NAKAJIMA, YUKIKO: 19910524

P. 930921 US A US 5247354

PATENT

```
6/39/1
DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat
(c) 2004 EPO. All rts. reserv.
10314009
Basic Patent (No, Kind, Date): JP 4004676 A2 920109
                                                    <No. of Patents: 005>
Patent Family:
    Patent No
                 Kind Date
                                 Applic No
                                             Kind Date
                                                  900423
                     920109
                                JP 90106758
                                              Α
                                                          (BASIC)
    JP 4004676
                 A2
                      920109
                                JP 90106759
                                              A
                                                  900423
    JP 4004677
                  Α2
                      970122
                                JP 90106758
                                              Α
                                                  900423
    JP 2573718
                  В2
                                JP 90106759
                                              Α
                                                  900423
    JP 2573719
                  В2
                     970122
    US 5247354
                  Α
                      930921
                                US 690252
                                              Α
                                                  910423
Priority Data (No, Kind, Date):
    JP 90106758 A 900423
    JP 90106759 A 900423
PATENT FAMILY:
JAPAN (JP)
  Patent (No, Kind, Date): JP 4004676 A2 920109
    NOISE REDUCTION DEVICE (English)
    Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD
   Author (Inventor): NAKAJIMA YUKIKO
    Priority (No, Kind, Date): JP 90106758 A
    Applic (No, Kind, Date): JP 90106758 A
                                             900423
          H04N-005/21; H04N-009/64
    Derwent WPI Acc No: ; G 92-060340
    JAPIO Reference No: ; 160150E000025
    Language of Document: Japanese
  Patent (No, Kind, Date): JP 4004677 A2 920109
    NOISE REDUCTION DEVICE (English)
    Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD
    Author (Inventor): NAKAJIMA YUKIKO
    Priority (No, Kind, Date): JP 90106759 A
    Applic (No, Kind, Date): JP 90106759 A
    IPC: * H04N-005/21
    Derwent WPI Acc No: ; G 92-060341
    JAPIO Reference No: ; 160150E000025
    Language of Document: Japanese
  Patent (No, Kind, Date): JP 2573718 B2
    Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD
    Author (Inventor): NAKAJIMA YUKIKO
    Priority (No, Kind, Date): JP 90106758 A
    Applic (No, Kind, Date): JP 90106758 A
    IPC: * H04N-005/21
   Language of Document: Japanese
  Patent (No, Kind, Date): JP 2573719 B2 970122
    Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD
    Author (Inventor): NAKAJIMA YUKIKO
    Priority (No, Kind, Date): JP 90106759 A
    Applic (No, Kind, Date): JP 90106759 A
    IPC: * H04N-005/21
    Language of Document: Japanese
UNITED STATES OF AMERICA (US)
  Patent (No, Kind, Date): US 5247354 A
                                          930921
    NOISE REDUCING APPARATUS FOR REDUCING NOISE IN MOVING VIDEO IMAGE
      SIGNALS (English)
    Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD (JP)
    Author (Inventor): NAKAJIMA YUKIKO (JP)
    Priority (No, Kind, Date): JP 90106758 A
                                               900423; JP 90106759 A
```

¹⁰ 公開特許公報(A)

平4-4677

⑤Int. Cl. 5 H 04 N 5/21

識別記号

庁内整理番号

❸公開 平成 4年(1992) 1月9日

松下電器産業株式会社内

8220-5C

審査請求 未請求 請求項の数 2 (全9頁)

❷発明の名称

ノイズ低減装置

@拼 願 平2-106759

В

22出 願 平2(1990)4月23日

@発 明 者

中島

由記子

勿出 願

松下電器産業株式会社

大阪府門真市大字門真1006番地

個代 理 人 弁理士 森本 義弘 大阪府門真市大字門真1006番地

1. 発明の名称

ノイズ低減装置

- 2. 特許請求の範囲
 - 1. 入力映像信号とn(n>0:但しnは整数) フィールド遅延手段の出力信号との差成分を とる第1の減算手段と、この第1の減算手段 の出力信号の特徴成分を抽出する特徴抽出手 段と、前記特徴抽出手段の出力からノイズ成 分を取り出す非線形処理手段と、前記非線形 処理手段の出力と入力映像信号との差信号を 得る第2の減算手段とを備え、前記nフィー ルド遅延手段は前記第2の減算手段の出力を пフィールド分遅延するとともに、前記非線 形処埋手段は入力信号が基準レベルa(a〉 0)以下でかつ基準レベルb(bく0)以上 のときは入力信号に対して比例定数i(但し、 i 〉 0)で比例する出力信号を出力し、入力 信号が基準レベルa以上のときは略一定値A を出力し、入力信号が基準レベルb以下のと

きは、略一定値 B を出力するように構成され たノイズ低減装置。

入力映像信号と'n (n > 0 :但し n は整数 フィールド遅延手段の出力信号との差成分を とる第1の減算手段と、この第1の減算手段 出力を複数(N個(Nキ1))の特徴成分に 分解抽出する特徴抽出手段と、前記特徴抽出 手段の複数の特徴成分出力毎からノイズ成分 を取り出す複数の非線形処理手段を有する非 線形処理群と、前記非線形処理群からの出力 と入力映像信号との差信号を得る第2の破算 手段とを備え、前記nフィールド遅延手段は 前配第2の減算手段の出力をnフィールド分 遅延するとともに、前記非線形処理群は各々 の非線形処理手段の入力信号が基準レベルan (a_n > 0)以下で、かつ基準レベル b_n(b_n く0)以上のときは入力信号に対して比例定 数 in (但し、 in > 0)で比例する出力信号 を出力し、入力信号が基準レベルan以上のと きは略一定値Anを出力し、入力信号が基準レ

ベル b n 以下のときは略一定値 B n を出力し、かつ前記各々の非線形処理手段の基準レベル a n 、 b n、比例定数 i n、略一定値 A n、B n が複数の非線形処理手段毎に少なくとも 1 つが異なるように構成されたノイズ低減装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、テレビジョン、ビデオ、ビデオカメラ等の映像信号のフィールド相関あるいはフーム相関を利用することによって、動きのある画像においても残像特性を劣化させずにノイズを低減する、装置に関するもので、さらに詳しくは、この系で用いる非線形処理方法の最適値を提供することで入力画像の動き時のエッジ部に現れるノイズに対して最良のノイズ低減を行うことのできる、イズ低減装置に関すものである。

従来の技術

従来のノイズ低減装置としては、たとえば特開 昭 61-158574 号公報に示されているようなもの が知られている。

出すアダマール変換回路である。アダマール変換回路である。アダマール変換回路である。の分布が異なり、9はそのことを利用してノイズがウール逆変換回路である。10はアダマール逆変換回路である。10はアダマール逆変換回路であり、非線形処理回路9から抽出たたの時間を100円がインタール逆変換することに号を11は並列ディンタル信号に変換するカー値列ディンタル信号に変換するD/A変換器である。

このように構成された従来のノイズ低減装酸において、その動作を説明する。入力端子 1 から映像信号が入力すると A/D変換器 2 でディジタル信号に変換され、このディジタル信号は減算回路 3 を通ることにより後述の非相関成分が減算され、理想的にはノイズ成分を含まない映像信号は、1 フレーム信号とは色信号の位相が反

第5図は従来のノイズ低減装度を示すプロック 図である。第5図において、1は映像信号の入力 端子、2は入力映像信号をアナログ信号からディ ジタル信号に変換する A/D変換器、3 は一方の入 力信号の入力映像信号から他方の入力信号のノィ ズ信号を減算する減算回路、4は入力映像信号か らノイズを低減した減算回路3の出力信号を1フ レーム遅延させるフレームメモリである。 NTSC カラー映像信号の色信号は1フレーム毎に位相反 転しているが、5はこれを補償するための色信号 位相シフト回路であり、フレームメモリ4で遅延 された映像信号の色信号のみを位相反転する。 6 は入力映像信号と1フレーム遅延した映像信号と を減算して差のフレーム差信号を得る減算回路、 7 は滅算回路 6 の出力であるフレーム差信号を直 列ディジタル信号から並列ディジタル信号に変換 路7からの出力の並列ディジタル信号に直行変機 であるアダマール変換を施し、フレーム差信号か ら縦方向成分、横方向成分、斜め方向成分を取り



となる。 2 × 4 次のアダマール変換の変換出力を F2+ とする。

$$F_{24} = | \begin{matrix} F_{00} & F_{01} & F_{02} & F_{03} \\ F_{10} & F_{11} & F_{12} & F_{13} \end{matrix} |$$

$$F_{24} = H_2 \cdot X_{24} \cdot H_4$$

上式により、4×2次の入力絵素 X24 からアダマール変換の出力 F24 が得られる。H2, H4 は下配の通りである。

$$H_{2} = \begin{vmatrix} +1 & +1 \\ +1 & -1 \end{vmatrix}$$

$$H_{4} = \begin{vmatrix} +1 & +1 & +1 & +1 \\ +1 & -1 & +1 & -1 \\ +1 & +1 & -1 & -1 \\ +1 & -1 & -1 & +1 \end{vmatrix}$$

アダマール変換回路 8 からの出力は 8 成分の変換出力となる。一方、ノイズは相関性を持たないので、アダマール変換回路 8 の出力の 8 成分の局破数にほぼ均等に分散する。このアダマール変換回路 8 の出力におけるノイズレベルは、周知の如

ノイズ低減を行うことが出来る可能性を有している。

発明が解決しようとする課題

従来例で述べたノイズ低減装置は、原理的には、 映像信号入力、静止画ではもちろん動画において も残像を出さずにノイズ低減することができる。

しかしながら、その非線形処理の処理方法によって視覚的に S/N改善効果およびエッジ部の残像 特性が大きく異なることになり、これまでは、このような非線形特性の最適特性が提案されていなかった。

本発明はかかる点を改良するもので、従来例で述べたノイズ低減装置の非線形処理方法の最適特性を提供することにより、残像特性の劣化が小さく、しかも S/N改善効果の大きいノイズ低減装置を提供することを目的とするものである。

課題を解決するための手段

上記課題を解決するために、本発明のノイズ低減装置は、入力映像信号とn(n)0:但しnは整数)フィールド遅延手段の出力信号との差成分

く入力信号のノイズレベルに対応するものである から、非線形処理回路9を通して、これらの各成 分から小レベルのノイズ成分のみを取り出すこと ができる。との非線形処理回路9により抽出され た各成分はアダマール変換により得られたもので あるから、アダマール逆変換回路10を通すことに より元の時間軸に戻され、並列ディジタルノイズ 信号が得られる。そして、並列~直列変後回路 11 では並列ディジタルノイズ信号を入力形態と同様 の直列ディジタル信号にする。ことで得た信号は フレーム相関をもたないフレーム差信号からノイ ズ成分だけを抽出したもので、前述したように反 算回路3に供給され、入力映像信号からノイズ成 分を引くてとによりノイズのないディジタル映像 信号が得られることになる。厳依に、A/D変換器 12でディジタル映像信号が元のアナログ信号に変 換されて出力される。

てのような方法によるノイズ低減装置は、原理 的には映像信号入力における静止画ではもちろん、 動画においても入力映像をそれほど劣化させずに

また、本発明のノイズ低減装置は、特被抽出手段が第1の減算手段出力を複数の特徴成分に分解抽出するように構成されるとともに、前記特別抽出手段の複数の特徴成分出力毎からノイズ成がを取り出す複数の非線形処理手段を有する非線形処理群を設け、この非線形処理群は各々の非線形処

理手段の入力信号が基準レベルan(an)0)以下でかつ基準レベルbn(bn く0)以上のときは入力信号に対して比例定数in(但し、in)0)で比例する出力信号を出力し、入力信号が基準レベルan以上のときは咯一定値Anを出力し、入力信号が基準レベルbn以下のときは咯一定値Bnを出力し、かつ前配各々の非線形処理手段の基準レベルan,bn、比例定数in、咯一定値An,Bnが複数の非線形処理手段毎に少なくとも1つが異なるように構成されたものである。

作用

上記翰成により、特徴抽出回路の出力に非線形処理を行う非線形処理方法が、入力信号が基準レベル a(a)0)以下でかつ基準レベルb(b)0)以上では比例定数iで比例する出力信号を出力し(但し、i)0)、基準レベルa以上では略一定値Anを出力し、あるいは基準レベルb以下では略一定Bnを出力する最適の非線形特性を有する非処理回路で行われるため、残像劣化が少なく、かつS/N改善効果の大きいノイズ低減を行うこと

含まない映像信号となる。この映像信号成分はフ レームメモリ4 にストアされ、1 フレームの間辺 延される。 NTSC カラー映像信号の色信号は17 レーム毎に位相反転しているためこれを色信号位 相シフト回路 5 で補償し、フレームメモリ4 で遅 延された映像信号の色信号のみを位相反伝する。 **滅算回路 6 により 2 つの映像信号の差のフレーム** 差信号が得られる。このフレーム差信号はフレー ム相関のない信号成分(つまり効き成分)とノイ ズ成分とが合わさった信号である。このフレーム 差信号は直列 - 並列変換回路 7 により直列ディジ タル信号から並列ディジタル信号に変換され、信 号特徴抽出手段であるアダマール変換回路8は、 このフレーム差信号を低域周波数成分、縦方向周 皮数成分、備方向周波数成分などの特徴を表わす 信号成分に分ける。この各々の成分はノイズ成分 と助き成分であるから、非線形処理回路21を通す てとによりてれらの各成分から小レベルのノイズ 成分のみを取り出すことができる。そして、この 非線形処理回路21より抽出された各成分はアダマ

ができる。

寒 施 例

以下本発明の一実施例を図面に基づいて説明する。

第1図は本発明の第1の実施例におけるノイズ 低減装置のブロック図を示す。第1図において、 第5図と同一符号を付したものは、第5図と同じ であり、同一の動きをする。21はアダマール変換 からの出力に対して非線形処理を最適特性の形で 行う非線形処理回路であり、従来の非線形処理回 路9の代りに、アダマール変換回路8とアダマー ル逆変換回路10の間に介装されて使用されている。

てのように構成された第1の実施例のノイズ低級装置について、以下その動作を説明する。入力端子1から映像信号が入力されると、 A/D変換器2により 4fsc(3fsc の場合も考えられる)でサンプリングされ、アナログ信号からディジタル信号に変換される。 減算回路 3 で入力映像信号から 1 フレーム前の映像信号か減算されることにより非相関成分が減算され、理想的にはノイズ成分を

この実施例はフィールドメモリを用いても可能である。また NTSC コンポジット信号に 限る必要はなく、ペースバンド信号でも概成できることは明らかである。なお、この場合は色信号位相シフト回路は不用となる。

以上の構成のノイズ低減装盤の非線形処理回路 21 について群述する。一般にこの非線形処理回路の 特性は、第2図(a)~(d)に示すように様々なものが あげられる。原理的に考えられる非線形処理の特徴としては、原則的に正の値の入力に対してはを行い、負の入力に対しては負の出力を行い、負の入力に対しては負の出力を行い、負の入力に対してはしている。これらの非線形処理に対しては、原理的に数値的なS/N改善が期待できる。したの特集の解価には関連があることが判明した。ここにその結果について以下説明する。

第2図(a)に示した処理は入力成分に対して比例 定数 k (k > 0)で比例する出力レベルを出力するものである。この非線形処理回路を用いた実験 によると、レベル差の小さいエッジ部分では残像 現象が起こり、エッジがぼけてしまってはっきり でないという問題があった。

第2図(b)に示した非線形処理は略サインカーブであり、ある一定レベル以上あるいはある一定レベル以下では各々0レベルを出力する。この非線形処理回路を用いた実験によると、レベル差の小さいエッジがぼけやすく、またエッジ付近にノイズのちらつきがみられるという問題があった。

のぼけがなく、またエッジ部にノイズのちらつきがないことも確かめられた。このように、原理的に効果的であると考えられるものについて、本発明者の実験より第2図(d)の非線形処理方法が視覚的に最も良い結果が得られることが確認された。

したがって、本発明は非線形処理回路として(d)の特性を最適特性として提言するものである。

第3 図および第4 図は本発明の第2 の実施例におけるノイズ低減装置の回路図およびその要部の詳細図を示す。第3 図、第4 図において、第5 図と同一の符号を付したものは第5 図と同じであり、同一の働きをする。

第3 図において、31は値・並列交換回路7と並直列変換回路11の間に設けられたアダマール変換回路31であり、第4 図に示すように、アダマール変換回路8 と、このアダマール変換回路8 32 と、で数の出力が入力される非線形処理回路群32と、この非線形処理回路群32と、されるアダマール変換回路10からなっており、非線形処理回路32はアダマール変換回路7からの

第2図にに示した非線形処理はある一定の人力レベルでは入力レベルに対して比例定数 n (n) 0)で比例する出力レベルを出力し、ある以上のレベルあるいはある以下のレベルでは入力信号に対して比例定数(m く 0)で比例する出力レベル以上あるいはあるレベル以下では各々 0 レベルを出力する。 この非線形処理回路を用いた実験によると、第2図(b)とほぼ同様に、レベル差の小さいエッジがぼけやすく、またエッジ付近にノイズのちらつきがみられるという問題があった。

第2図(d) に示した非線形処理はある一定の入力レベルまでは入力レベルに対して比例定数i(i)) の)で比例する出力レベルを出力し、基準レベル。以上では略一定値Aもしくは入力信号に対してc(i) | c|>0) で比例する値を出力力信号に対してd(i) | d|>0) で比例する値を出力力信号に対してd(i) | d|>0) で比例する値を出力力に対しての非線形処理回路を用いた実験によるこの処理回路でみられた残像現象によるエッジ

複数の出力に対して各々の非線形処理を行って、 それぞれ異なった非線形処理を行う。

との非線形処理回路群32の各々の非線形処理回路は、第1の実施例で説明したように、第2図(d)の処理方法が最も有効である。この各々の非線形処理回路はそれぞれある入力レベルに対しては比例定数in(in)で比例する出力値を出力し、基準レベルan以上では略一定値Anもしくは入力値を出力し、基準レベルbn以下では略一定億Bnもしくは入力信号に対してdn(in)|dn|>0)で比例する値を出力する非線形処理回路である。

とのように構成された本実施例のノイズ低減装版について、以下その動作を説明する。入力端子 1から映像信号が入力されると、A/D変度器とによりアナログ信号からディジタル信号に変換とれる。減算回路3で入力映像信号から1フレームが前の映像信号が残算され、理想的にはノイズ成分を含まない映像信号は分はフレームメモリ

4 にストアされ、1 フレームの間遅延される。N TSCカラー映像信号の色信号は1フレーム毎に位 相反転しているため5はこれを色信号位格シフト 回路 5 で補償し、フレームメモリ4 で遅延された 映像信号の色信号のみを位相反転する。減算回路 6 により2つの映像信号の差のフレーム差信号が 得られる。このフレーム差信号はフレーム相関の ない信号成分(つまり動き成分)とノイズ成分と が合わさった信号である。このフレーム差信号は 直列-並列変換回路7により直列ディジタル信号 から並列ディジタル信号に変換され、アダマール 変換回路8はこのフレーム差信号を低域周波数成 分、縦方向周波数成分、横方向周波数成分など複 数の成分に分ける。この各々の成分はノイズ成分 と動き成分であるから、各々の成分を非線形処理 回路群32を通すことにより、これらの各成分から 小レベルのノイズ成分のみを取り出すことができ

てこでアダマール変換出力の特性について詳述 する。一般に映像信号は横方向の動きが多く、縦

この実施例はフィールドメモリを用いても可能である。また、 NTSC コンポジット信号に殴る必要はなく、ベースバンド信号でも構成できることは明かである。なお、この場合は色信号位相シフト回路は不用となる。

発明の効果

以上のように本発明によれば、特徴抽出された各々の信号成分に対して行う非線形処理形の最適特性を提供することにより、残像特性の劣化が小さく、かつ S/N改善効果が大きいノイズ低減装置を得ることができ、その実用効果は大きい。

てのように、アダマール聚像された特徴成分に 分解された各々の成分から各々の特徴成分に応じた異なった特性の非線形処理行い、ノイズ成分を 抽出する。そして、この各々の非線形処理回路の ら抽出された各成分はアダマール変換により得られたものであるから、アダマール逆変換回路10を れたものであるから、アダマール逆変換回路10を 連すことにより元の時間軸に戻され、並列ディジタルノイズ信号が得られる。次に、並列-直列


4. 図面の簡単な説明

第1図は本発明の第1の実施例のノイズ除去類徴のブロック図、第2図回へはは非線形回路の特性例図、第3図は本発明の第2の実施例のノイズ除去接置のブロック図、第4図は同ノイズ除去接置におけるアダマール変換回路群の詳細を示すブロック図、第5図は従来例のノイズ低減装置のブロック図、第6図は入力信号の画案単位を示す図である。

1 …信号入力端子、2 … A/D変換器、3 ,6 … 減算回路、4 … フレームメモリ、5 … 色信号位相シフト回路、7 … 直列-並列変換回路、8 … アダマール変換回路、10…アダマール逆変換回路、11 … 並列-直列変換回路、12…D/A変換器、13…出力端子、21…非線形処理回路、31…アダマール変換処理回路群、32…非線形処理回路群。


代理人 森本義弘

第/図





21…非線形処理回路


第 2 図 (11/1)




第 2 图 (102)








第3図





第5図

